기술개요
본 기술은 인공지능 연산을 위한 CIM(Compute-In-Memory) 시스템에서, 차동 SAR ADC(Analog-to-Digital Converter)의 입력 전압을 효과적으로 증폭할 수 있는 수동 전압 증폭 회로 및 구조를 제안함
이를 통해 기존 구조 대비 ADC 수 감소, 정밀도 하향, 면적 및 에너지 효율 향상이 가능하게 됨
기술 구현 내용
1) 핵심 구성 요소
- 4개의 글로벌 비트라인, 각각 2개의 서브 글로벌 비트라인으로 분할됨
- 비트 포지션 반영 스위칭 회로
- 차동 SAR ADC
- 수동 전압 증폭 회로
2) 주요 구현 방식
- 전하 공유(charge sharing) 기법을 통해 비트 포지션 반영을 디지털 회로 없이 아날로그 도메인에서 수행
- 수동 전압 증폭 회로를 사용해 입력 전압의 차이를 2배 증폭
- 기존 대비 적은 수의 ADC, 낮은 정밀도 사용으로 저면적·저전력 실현
시장성
1) 온디바이스 AI 반도체 시장
글로벌 온디바이스 AI 반도체 시장은 2023년 기준 27억 2,000만 달러에서 2030년 81억 3,000만 달러까지 연평균 16.5% 성장할 것으로 전망됨
2) 시장의 주요 성장 요인
- 대규모 DNN/LLM 실행 시 전력 소모와 지연시간 감소 요구
- 기존 폰노이만 병목 현상을 해결할 수 있는 CIM 구조 채택 증가
- 데이터센터, 모바일 AI, 엣지 디바이스에서의 고효율 AI 연산 요구
기술의 차별성
1) 기존 기술의 한계
- 각 비트라인에 ADC를 개별 배치 → ADC 수 증가
- 고정밀 ADC 요구로 인해 전력, 면적 소모 증가
- 디지털 로직 기반 비트 포지션 처리 → 면적 및 전력 효율성 낮음
2) 본 발명의 특장점
- ADC 수를 줄이고, 정밀도를 낮추어도 동일 정확도 유지
- 전하 공유 기반 비트 포지션 반영으로 디지털 회로 제거
- 수동 증폭 회로로 전압 차이를 증폭 → ADC 정밀도 저하 보완
3) 핵심 차별화 포인트
- 아날로그 도메인에서 비트 포지션 처리 (전하 공유 기반)
- 수동 증폭 회로로 정밀도 유지
- TOPS/W 및 TOPS/mm² 향상 구조
- 기존 CIM 대비 75% 이상의 ADC 수 절감
